አዲስ ኦሪጅናል XC18V04VQG44C ስፖት ስቶክ FPGA መስክ ፕሮግራም ሊደረግ የሚችል የበር ድርድር ሎጂክ አይሲ ቺፕ የተቀናጁ ወረዳዎች

የምርት ባህሪያት

ሰነዶች እና ሚዲያ

የአካባቢ እና ኤክስፖርት ምደባዎች

ተጨማሪ መርጃዎች

Xilinx ማህደረ ትውስታ - ለ FPGAs የውቅር ማስተዋወቂያዎች

Xilinx የXC18V00 ተከታታይ የውስጠ-ስርዓት ፕሮግራም ውቅር PROMs ያስተዋውቃል (ምስል 1)።በዚህ 3.3 ቪ ቤተሰብ ውስጥ ያሉ መሳሪያዎች 4-megabit፣ 2-megabit፣ 1-megabit እና 512-kilobit PROM የሚያካትቱት ቀላል-touse እና ወጪ ቆጣቢ ዘዴን እንደገና ለማቀናበር እና የ Xilinx FPGA ውቅረት ቢትስትራክተሮችን ለማከማቸት ነው።

FPGA በማስተር ሲሪያል ሁነታ ላይ ሲሆን PROM ን የሚያንቀሳቅስ የማዋቀሪያ ሰዓት ይፈጥራል.CE እና OE ከነቃ በኋላ አጭር የመዳረሻ ጊዜ፣ ዳታ ከ FPGA DIN ፒን ጋር በተገናኘው PROM DATA (D0) ፒን ላይ ይገኛል።አዲስ ውሂብ ከእያንዳንዱ እየጨመረ የሰዓት ጠርዝ በኋላ በአጭር የመዳረሻ ጊዜ ይገኛል።አወቃቀሩን ለማጠናቀቅ FPGA ተገቢውን የሰዓት ምት ብዛት ያመነጫል።FPGA በ Slave Serial ሁነታ ላይ ሲሆን PROM እና FPGA በውጫዊ ሰዓት ይዘጋሉ።

FPGA በMaster Select MAP ሁነታ ላይ ሲሆን፣ FPGA PROM ን የሚያንቀሳቅስ የውቅር ሰዓት ያመነጫል።FPGA በ Slave Parallel ወይም Slave Select MAP ሁነታ ላይ ሲሆን ውጫዊ oscillator PROMን እና FPGAን የሚነዳውን የውቅር ሰዓት ያመነጫል።CE እና OE ከነቁ በኋላ መረጃ በPROM DATA (D0-D7) ፒን ላይ ይገኛል።አዲስ ውሂብ ከእያንዳንዱ እየጨመረ የሰዓት ጠርዝ በኋላ በአጭር የመዳረሻ ጊዜ ይገኛል።መረጃው በሚከተለው የ CCLK ከፍ ባለ ጠርዝ ላይ ወደ FPGA ተዘግቷል።ነፃ-አሂድ oscillator በ Slave Parallel ወይም Slave Select MAP ሁነታዎች ውስጥ መጠቀም ይቻላል።

የሚቀጥለውን መሳሪያ የ CE ግብዓት ለመንዳት የዋና ስራ አስፈፃሚውን ውጤት በመጠቀም በርካታ መሳሪያዎችን መገልበጥ ይቻላል።በዚህ ሰንሰለት ውስጥ ያሉት ሁሉም PROMs የሰዓት ግብዓቶች እና የ DATA ውጤቶች እርስ በርስ የተያያዙ ናቸው።ሁሉም መሳሪያዎች ተኳዃኝ ናቸው እና ከሌሎች የቤተሰብ አባላት ጋር ወይም ከXC17V00 የአንድ ጊዜ ፕሮግራም ሊሰራ የሚችል ተከታታይ PROM ቤተሰብ ጋር ሊጣበቁ ይችላሉ።