ትዕዛዝ_ቢጂ

ምርቶች

ሎጂክ እና ፍሎፕስ-SN74LVC74APWR

አጭር መግለጫ፡-

የ SNx4LVC74A መሳሪያዎች ሁለት አወንታዊ ተስፈንጣሪዎች D-type flip-flops በአንድ ምቹ ውስጥ ያዋህዳሉ
መሳሪያ.
SN54LVC74A የተሰራው ከ2.7-V እስከ 3.6-V ቪሲሲ ኦፕሬሽን ሲሆን SN74LVC74A ደግሞ የተሰራው ለ
1.65-V ወደ 3.6-VVCC አሠራር.ዝቅተኛ ደረጃ በቅድመ-ቅምጥ (PRE) ወይም ግልጽ (CLR) ግብዓቶች የሌሎቹ የግብአት ደረጃዎች ምንም ቢሆኑም ውጤቶቹን ያዘጋጃል ወይም ዳግም ያስጀምራል።PRE እና CLR እንቅስቃሴ-አልባ ሲሆኑ (ከፍተኛ)፣ በመረጃው ላይ ያለው መረጃ (D) የማዋቀር ጊዜ መስፈርቶችን የሚያሟሉ መረጃዎች በሰዓት የልብ ምት አወንታዊ ጠርዝ ላይ ወደሚገኙት ውጤቶች ይተላለፋሉ።የሰዓት መቀስቀሻ የሚከሰተው በቮልቴጅ ደረጃ ላይ ነው እና ከሰዓት ምት መጨመር ጊዜ ጋር በቀጥታ የተያያዘ አይደለም.ከተያዘው የጊዜ ክፍተት በኋላ፣ በዲ ግቤት ላይ ያለው መረጃ በውጤቶቹ ላይ ያለውን ደረጃ ሳይነካ መለወጥ ይችላል።የመረጃው I/Os እና የቁጥጥር ግብዓቶች ከመጠን በላይ የቮልቴጅ ታጋሽ ናቸው።ይህ ባህሪ በድብልቅ-ቮልቴጅ አካባቢ ውስጥ እነዚህን መሳሪያዎች ለታች-ትርጉም መጠቀም ያስችላል.


የምርት ዝርዝር

የምርት መለያዎች

የምርት ባህሪያት

TYPE መግለጫ
ምድብ የተቀናጁ ወረዳዎች (አይሲዎች)

አመክንዮ

ነጠላ ጫማ

ማፍር የቴክሳስ መሣሪያዎች
ተከታታይ 74LVC
ጥቅል ቴፕ እና ሪል (TR)

የተቆረጠ ቴፕ (ሲቲ)

Digi-Reel®

የምርት ሁኔታ ንቁ
ተግባር አዘጋጅ (ቅድመ-ቅምጥ) እና ዳግም አስጀምር
ዓይነት D-አይነት
የውጤት አይነት ማሟያ
የንጥረ ነገሮች ብዛት 2
የቢት ብዛት በአንድ አካል 1
የሰዓት ድግግሞሽ 150 ሜኸ
ከፍተኛ የማባዛት መዘግየት @ V፣ ከፍተኛ CL 5.2ns @ 3.3V፣ 50pF
ቀስቅሴ ዓይነት አዎንታዊ ጠርዝ
የአሁኑ - ውፅዓት ከፍተኛ፣ ዝቅተኛ 24mA፣ 24mA
ቮልቴጅ - አቅርቦት 1.65 ቪ ~ 3.6 ቪ
የአሁኑ - Quiescent (Iq) 10 µ ኤ
የግቤት አቅም 5 ፒኤፍ
የአሠራር ሙቀት -40°ሴ ~ 125°ሴ (TA)
የመጫኛ አይነት Surface ተራራ
የአቅራቢ መሣሪያ ጥቅል 14-TSSOP
ጥቅል / መያዣ 14-TSSOP (0.173፣ 4.40ሚሜ ስፋት)
የመሠረት ምርት ቁጥር 74LVC74


ሰነዶች እና ሚዲያ

የንብረት አይነት LINK
የውሂብ ሉሆች SN54LVC74A፣ SN74LVC74A
ተለይቶ የቀረበ ምርት አናሎግ መፍትሄዎች

የሎጂክ መፍትሄዎች

PCN ማሸግ ሪል 10/Jul/2018

ሪልስ 19/ኤፕሪል/2018

HTML የውሂብ ሉህ SN54LVC74A፣ SN74LVC74A
EDA ሞዴሎች SN74LVC74APWR በSnapEDA

SN74LVC74APWR በ Ultra Librarian

የአካባቢ እና ኤክስፖርት ምደባዎች

ባህሪ መግለጫ
የ RoHS ሁኔታ ROHS3 የሚያከብር
የእርጥበት ስሜታዊነት ደረጃ (ኤምኤስኤል) 1 (ያልተገደበ)
REACH ሁኔታ REACH ያልተነካ
ኢሲኤን EAR99
HTSUS 8542.39.0001

Flip-Flop እና Latch

Flip-Flopእናመቀርቀሪያመረጃን ለማከማቸት የሚያገለግሉ ሁለት የተረጋጋ ስቴቶች ያላቸው የተለመዱ ዲጂታል የኤሌክትሮኒክስ መሳሪያዎች ናቸው እና አንድ ፍሊፕ ፍሎፕ ወይም መቀርቀሪያ 1 ቢት መረጃ ሊያከማች ይችላል።

Flip-Flop (በአህጽሮት ኤፍኤፍ)፣ እንዲሁም bistable በር በመባልም ይታወቃል፣ እንዲሁም bistable flip-flop በመባልም ይታወቃል፣ በሁለት ግዛቶች ውስጥ የሚሰራ ዲጂታል አመክንዮ ወረዳ ነው።Flip-flops የግብአት ምት እስኪያገኙ ድረስ በግዛታቸው ውስጥ ይቆያሉ፣ ይህም ቀስቅሴ በመባል ይታወቃል።የግቤት pulse ሲደርሰው፣የ Flip-flop ውፅዓት እንደ ደንቡ ሁኔታውን ይለውጣል እና ሌላ ቀስቅሴ እስኪመጣ ድረስ በዚያ ሁኔታ ውስጥ ይቆያል።

መቀርቀሪያ፣ የልብ ምት ደረጃን የሚነካ፣ በሰዓት ምት ደረጃ ላይ ያለውን ሁኔታ ይለውጣል፣ መቀርቀሪያ በደረጃ የሚቀሰቀስ ማከማቻ ክፍል ነው፣ እና የውሂብ ማከማቻው እርምጃ የሚወሰነው በመግቢያ ሲግናል ደረጃ ዋጋ ላይ ነው፣ መቀርቀሪያው በ ውስጥ ሲሆን ብቻ ነው። ሁኔታን ማንቃት ፣ ውጤቱ በውሂቡ ግብዓት ይለወጣል።መቀርቀሪያ ከ Flip-flop የተለየ ነው፣ ዳታ የሚይዝ አይደለም፣ በውጤቱ ላይ ያለው ምልክት በመግቢያ ሲግናል ይቀየራል፣ ልክ እንደ ቋት ውስጥ እንደሚያልፈው ሲግናል፤የመቆለፊያ ምልክቱ እንደ መቀርቀሪያ ሆኖ ከሰራ በኋላ ውሂቡ ተቆልፏል እና የግቤት ምልክቱ አይሰራም።መቀርቀሪያ ደግሞ ግልጽ መቀርቀሪያ ተብሎም ይጠራል፣ ይህ ማለት ውፅዋቱ ሳይታሰር ሲቀር ለግቤት ግልፅ ነው ማለት ነው።

በ latch እና flip-flop መካከል ያለው ልዩነት
Latch እና flip-flop የማህደረ ትውስታ ተግባር ያላቸው ሁለትዮሽ ማከማቻ መሳሪያዎች ሲሆኑ እነዚህም የተለያዩ የጊዜ አመክንዮ ዑደቶችን ለመቅረጽ መሰረታዊ መሳሪያዎች ናቸው።ልዩነቱ: መቀርቀሪያው ከሁሉም የግብአት ምልክቶች ጋር የተያያዘ ነው, የግቤት ምልክቱ መቀርቀሪያው ሲቀየር, የሰዓት ተርሚናል የለም;flip-flop በሰዓቱ ቁጥጥር ይደረግበታል፣ ሰዓቱ ሲቀሰቀስ የአሁኑን ግብዓት ናሙና ለማድረግ፣ ውጤቱን ያመነጫል።እርግጥ ነው, ሁለቱም መቀርቀሪያ እና ፍሊፕ-ፍሎፕ የጊዜ አመክንዮ በመሆናቸው ውጤቱ ከአሁኑ ግቤት ጋር ብቻ ሳይሆን ከቀዳሚው ውጤት ጋር የተያያዘ ነው.

1. መቀርቀሪያ የሚቀሰቀሰው በደረጃ ነው እንጂ የተመሳሰለ ቁጥጥር አይደለም።DFF የሚቀሰቀሰው በሰዓት ጠርዝ እና በተመሳሰለ ቁጥጥር ነው።

2,latch የግቤት ደረጃ ስሱ ነው እና የወልና መዘግየት ተጽዕኖ ነው, ስለዚህ ውፅዓት burrs ለማምረት አይደለም መሆኑን ለማረጋገጥ አስቸጋሪ ነው;ዲኤፍኤፍ ቡሮችን የማምረት ዕድሉ አነስተኛ ነው።

3, መቀርቀሪያን እና ዲኤፍኤፍን ለመስራት የጌት ወረዳዎችን ከተጠቀሙ፣ latch ከዲኤፍኤፍ ያነሰ የጌት ሃብቶችን የሚፈጅ ሲሆን ይህም ከዲኤፍኤፍ የላቀ ቦታ ነው።ስለዚህ ፣ በ ASIC ውስጥ መቀርቀሪያን የመጠቀም ውህደት ከዲኤፍኤፍ ከፍ ያለ ነው ፣ ግን በ FPGA ውስጥ ተቃራኒው እውነት ነው ፣ ምክንያቱም በ FPGA ውስጥ መደበኛ የመቆለፊያ ክፍል የለም ፣ ግን DFF አሃድ አለ ፣ እና LATCH እውን ለመሆን ከአንድ በላይ LE ይፈልጋል።መቀርቀሪያ ደረጃ ተቀስቅሷል ፣ ይህም የነቃ መጨረሻ ካለው ጋር እኩል ነው ፣ እና ከተነቃ በኋላ (በነቃ ደረጃ) ከሽቦ ጋር እኩል ነው ፣ ውጤቱም እንደ ውጤቱ ይለያያል።ባልነቃ ሁኔታ ውስጥ ዋናውን ምልክት መጠበቅ ነው, ይህም ሊታይ እና ሊገለበጥ የሚችል ልዩነት, በእውነቱ, ብዙ ጊዜ መቀርቀሪያ የ ff ምትክ አይደለም.

4, መቀርቀሪያ እጅግ በጣም ውስብስብ የማይንቀሳቀስ የጊዜ ትንተና ይሆናል።

5, በአሁኑ ጊዜ, መቀርቀሪያ ጥቅም ላይ የሚውለው በጣም ከፍተኛ-መጨረሻ ወረዳ ውስጥ ብቻ ነው, እንደ intel's P4 CPU.FPGA መቀርቀሪያ አሃድ አለው፣ የመመዝገቢያ ክፍሉ እንደ መቀርቀሪያ ክፍል ሊዋቀር ይችላል፣ በ xilinx v2p ማንዋል እንደ መዝገብ/ላች አሃድ ይዋቀራል፣ አባሪው የ xilinx ግማሽ ቁራጭ መዋቅር ዲያግራም ነው።ሌሎች የFPGAs ሞዴሎች እና አምራቾች ለመፈተሽ አልሄዱም።በግሌ፣ እኔ እንደማስበው xilinx ከ altera የበለጠ ችግር ሊገጥመው ይችላል፣ ለአንዳንድ LE ማድረግ ግን አይደለም xilinx መሳሪያ እያንዳንዱ ቁራጭ እንዲሁ ሊዋቀር ይችላል፣ altera's only DDR interface ልዩ መቀርቀሪያ ክፍል አለው፣ በአጠቃላይ ብቻ። ከፍተኛ ፍጥነት ያለው ዑደት በመቆለፊያ ንድፍ ውስጥ ጥቅም ላይ ይውላል.altera's LE ምንም መቀርቀሪያ መዋቅር አይደለም, እና sp3 እና sp2e ያረጋግጡ, እና ሌሎች ለማረጋገጥ አይደለም, መመሪያ ይህ ውቅር የተደገፈ ነው ይላል.Wangdian ስለ altera የሚለው አገላለጽ ትክክል ነው፣ altera's ff ለመሰካት ሊዋቀር አይችልም፣ መቀርቀሪያን ለመተግበር የመፈለጊያ ጠረጴዛ ይጠቀማል።

አጠቃላይ የንድፍ ደንቡ፡- በአብዛኛዎቹ ዲዛይኖች ውስጥ መቆለፊያን ያስወግዱ።ጊዜው እንዳለቀ እንዲቀርጹ ይፈቅድልዎታል ፣ እና በጣም የተደበቀ ነው ፣ አርበኛ ያልሆነ ማግኘት አይችልም።ትልቁ አደጋ ቡርን ማጣራት አይደለም።ይህ ለቀጣዩ የወረዳው ደረጃ በጣም አደገኛ ነው.ስለዚህ, D flip-flop ቦታን መጠቀም እስከቻሉ ድረስ, መቀርቀሪያን አይጠቀሙ.


  • ቀዳሚ፡
  • ቀጣይ፡-

  • መልእክትህን እዚህ ጻፍ እና ላኩልን።